#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2002141492 A

(43) Date of publication of application: 17.05.02

(51) Int. CI

H01L 27/15

G09F 9/33

H01L 25/065

H01L 25/07

H01L 25/18

H01L 33/00

(21) Application number: 2000331727

(71) Applicant

**CANON INC** 

(22) Date of filing: 31.10.00

(72) Inventor:

**EZAKI MIGAKU OKUDA MASAHIRO** 


#### (54) LIGHT-EMITTING DIODE DISPLAY PANEL AND **MANUFACTURING METHOD THEREOF**

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide a small and high precision LED display panel together with its manufacturing method wherein, using a single LED panel, both a driving circuit for driving the panel and a peripheral circuit are integrated into a chip.

SOLUTION: Light-emitting diode driving circuits arrayed in 2-dimension are formed on a silicon substrate 201 with a light-emitting diode laminated on each driving circuit.

COPYRIGHT: (C)2002,JPO



# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開2002-141492

(P2002-141492A)

(43)公開日 平成14年5月17日(2002.5.17)

(51) Int.Cl.7		識別記号	FΙ			テ	-73ド(参考)
H01L	27/15		HO1L 2	27/15		В	5 C O 9 4
G09F	9/33		G09F	9/33		Z	5 F O 4 1
H01L	25/065		H01L 3	33/00		Α	
	25/07		2	25/08		В	
	25/18						
		審査請求	未請求 請求	質の数 9 〇 I	L (全 6	頁)	最終頁に続く
(21)出顯番号		特願2000-331727(P2000-331727)	(71)出願人	000001007 キヤノン株	<b></b>		
(22)出願日		平成12年10月31日(2000.10.31)	(av) Spinting	東京都大田		丁目	30番2号
			(72)発明者	FT+ 7 0	<b></b>	norto 🖂 Jaka	
			東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内				
			(72)発明者	奥田 昌宏			
				東京都大田	区下丸子3	丁目	30番2号 キヤ
				ノン株式会	社内		
			(74)代理人	100096828			
				弁理士 渡	辺 敬介	纳	1名)


#### 最終頁に続く

# (54) 【発明の名称】 発光ダイオードディスプレイパネル及びその製造方法

# (57)【要約】

【課題】 一つのLEDパネルにより、小型、高精細で、かつパネル駆動用の駆動回路、及び周辺回路までをオンチップ化したLEDディスプレイパネル及びその製造方法を提供する。

【解決手段】 シリコン基板201上に2次元アレイ配列された発光ダイオード駆動回路が形成され、そのそれぞれの駆動回路上に発光ダイオードが積層されている。



2

#### 【特許請求の範囲】

【請求項1】 シリコン基板上に2次元アレイ配列された発光ダイオード駆動回路が形成され、そのそれぞれの駆動回路上に発光ダイオードが積層されていることを特徴とする発光ダイオードディスプレイパネル。

【請求項2】 シリコン基板上に、行選択線、画素駆動信号線、二つの電源線、及び、複数のMOSトランジスタまたはバイポーラトランジスタからなる発光ダイオード駆動回路が2次元アレイ配列されて形成され、そのそれぞれの駆動回路の上部に、該駆動回路の出力端と一方 10の電極が電気的に接続された発光ダイオードが積層されていることを特徴とする発光ダイオードディスプレイパネル。

【請求項3】 発光ダイオード駆動回路が、行選択線と 画素駆動信号線を入力とするナンドゲートと、そのナン ドゲートの出力を入力とするインバータとで構成されて いることを特徴とする請求項2に記載の発光ダイオード ディスプレイパネル。

【請求項4】 発光ダイオードが紫外光を発光する発光 ダイオードであり、発光ダイオード上に紫外光を吸収し 20 て青、緑、赤色の光を放射する蛍光体が積層されている ことを特徴とする請求項1乃至3のいずれかに記載の発 光ダイオードディスプレイパネル。

【請求項5】 発光ダイオードが青色を発光する発光ダイオードであり、発光ダイオード上に青色光を吸収して緑、赤色の光を放射する蛍光体が積層されていることを特徴とする請求項1乃至3のいずれかに記載の発光ダイオードディスプレイパネル。

【請求項6】 発光ダイオードが、AlN、GaN、InN、及びこれらの混晶の窒化物半導体のいずれかで構 30成されていることを特徴とする請求項4または5に記載の発光ダイオードディスプレイパネル。

【請求項7】 発光ダイオードが、II-VI族化合物 半導体で構成されていることを特徴とする請求項4また は5に記載の発光ダイオードディスプレイパネル。

【請求項8】 一方のシリコン基板上にポーラスシリコン層を介して発光ダイオードを構成する層を成長させ、その上に陽極質極を形成し、

他方のシリコン基板上に発光ダイオードの駆動回路を形成して、

一方のシリコン基板上に形成された発光ダイオードの陽極電極の中心と、他方のシリコン基板上に形成された駆動回路の出力パッドの中心とが一致するように対向させ、加熱、加圧して張り合わせた後、

上記ポーラスシリコン層を選択的に除去して、発光ダイオードを構成する層の成長に用いたシリコン基板を剥離除去することを特徴とする発光ダイオードディスプレイパネルの製造方法。

【請求項9】 他方のシリコン基板上に、行選択線、画 素駆動信号線、二つの電源線、及び、複数のMOSトラ 50 ンジスタまたはバイポーラトランジスタからなる発光ダイオード駆動回路が2次元アレイ配列されて形成されることを特徴とする請求項8に記載の発光ダイオードディスプレイパネルの製造方法。

## 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、発光ダイオードディスプレイパネル及びその製造方法に係り、詳しくは、アクティブマトリックス駆動でき、小型、高精細で、かつ駆動回路も一体化した発光ダイオードディスプレイパネル及びその製造方法に関する。

#### [0002]

【従来の技術】半導体発光ダイオード(Light Emitted Diode:以下「LED」という。)を用いたディスプレイはそれが自発光タイプであることから、高性能でコンパクトなディスプレイを実現し得るものとして期待されている。実際に、野外での大画面のフルカラーディスプレイとして、赤、緑、青それぞれのパッケージングされたLEDを二次元的にアレイにしてならべることで、高輝度、高コントラストのディスプレイが実現されている。

【0003】しかしながら、上記のように個々のLEDをアレイ化する方法では、小型で高精細なディスプレイを実現することは困難であった。

【0004】この問題を解決すべく、例えば特開平10 -12932号公報では、LEDを作製する基板上で、 LEDアレイを作製し、さらにLEDを駆動する電極と なるパッドを積層してLEDと同じ面に作製すること で、ディスプレイパネルの小型化とLEDアレイの高密 度化、即ち高精細化を図っている。

#### [0005]

【発明が解決しようとする課題】しかしながら、特開平 10-12932号公報に記載の方法を用いても、LE Dを駆動する電極パッドの大きさや数により、LEDディスプレイの面積や画素の集積度が制限されてしまい、より小型で高精細なLEDディスプレイを実現するには問題が残っている。

【0006】さらに、上記の方法は、一種類の波長のLEDアレイによるディスプレイを実現するためのもので、フルカラー化された小型、高精細なLEDディスプレイの提案には至っていないし、この提案例に限らず現実に実現されてもいない。

【0007】本発明の目的は、上記課題に鑑み、一つの LEDパネルにより、小型、高精細で、かつパネル駆動 用の駆動回路、及び周辺回路までをオンチップ化した L EDディスプレイパネル及びその製造方法を提供するこ とにある。

## [0008]

【課題を解決するための手段】上記の目的を達成すべく、本発明のLEDディスプレイパネルは、シリコン

(Si) 基板上に2次元アレイ配列されたLED駆動回路が形成され、そのそれぞれの駆動回路上にLEDが積層されていることを特徴とする。

【0009】また本発明のLEDディスプレイパネルは、シリコン基板上に、行選択線、画素駆動信号線、二つの電源線、及び、複数のMOSトランジスタまたはバイポーラトランジスタからなる発光ダイオード駆動回路が2次元アレイ配列されて形成され、そのそれぞれの駆動回路の上部に、該駆動回路の出力端と一方の電極が電気的に接続された発光ダイオードが積層されていることを特徴とする。この場合、LED駆動回路が、行選択線と画素駆動信号線を入力とするナンドゲートと、そのナンドゲートの出力を入力とするインバータとで構成されていることが好ましい。

【0010】また、これら本発明のLEDディスプレイパネルにおいては、LEDが紫外光を発光するLEDであり、LED上に紫外光を吸収して青、緑、赤色の光を放射する蛍光体が積層されていること、或いは、LEDが青色を発光するLEDであり、LED上に青色光を吸収して緑、赤色の光を放射する蛍光体が積層されていることが好ましい。

【0011】さらに、LEDが、AlN、GaN、InN、及びこれらの混晶の窒化物半導体のいずれかで構成されていること、或いは、II-VI族化合物半導体で構成されていることが好ましい。

【0012】また本発明のLEDディスプレイパネルの製造方法は、一方のシリコン基板上にポーラスシリコン層を介してLEDを構成する層を成長させ、その上に陽極電極を形成し、他方のシリコン基板上にLEDの駆動回路を形成して、一方のシリコン基板上に形成されたLEDの陽極電極の中心と、他方のシリコン基板上に形成された駆動回路の出力パッドの中心とが一致するように対向させ、加熱、加圧して張り合わせた後、上記ポーラスシリコン層を選択的に除去して、LEDを構成する層の成長に用いたシリコン基板を剥離除去することを特徴レオス

【0013】上記LEDディスプレイパネルの製造方法においては、他方のシリコン基板上に、行選択線、画素駆動信号線、二つの電源線、及び、複数のMOSトランジスタまたはバイポーラトランジスタからなる発光ダイ 40オード駆動回路が2次元アレイ配列されて形成されることが好ましい。

#### [0014]

【発明の実施の形態】以下、本発明の好適な実施形態について説明するが、本発明は本実施形態に限られない。 【0015】本発明は以下に示すような構成をとることで、小型、髙精細、駆動回路オンチップのLEDディスプレイパネルを実現しているものである。

【0016】まず、シリコン (Si) 基板に通常のCM OSプロセスを用いて、LED二次元アレイ駆動回路を 50 作り込む。LED駆動回路は一つのLED素子に対して一つ設け、行選択線、LED駆動信号線(画素駆動信号線)、VCCとGNDの二つの電源線、ナンドゲートーつとインバーターつで構成し、マトリクス状に配置する。例えば、この駆動回路を縦、横ともに $10\mu$ mピッチで配置すると、SVGAのパネル(800行×600列)が16mm×12mm(4回素で3色を表示の場合)のサイズで作ることができる。

【0017】LED駆動回路の構成は、ナンドゲートの二つの入力線に、行選択線とLED駆動信号線を接続し、このナンドゲートの出力線をインバータの入力とし、出力をLED駆動回路の出力とする。このような構成にすることで、選択された行、すなわち選択線にHighの信号が与えられた行の駆動回路がLED駆動信号に従って駆動される。LED駆動回路の出力は、駆動回路それぞれの直上に、例えば画素が $10\mu$ mピッチとすると $8\mu$ m角の金属による小さなパッドとして引き出される。

【0018】本実施形態のLED駆動回路におけるナンドゲートと、そのナンドゲートの出力を入力とするインバータは、例えば複数のMOSトランジスタまたは/及びバイポーラトランジスタで構成することができる。

【0019】次に、別の基板を用いてLEDを結晶成長により作成する。このとき、成長用の基板側からn型半導体、活性層、p型半導体となるように成長を行う。p型半導体上には、上記Si基板上に配置した駆動回路の出力パッドと同じピッチ、パターンで、尚且つそれよりも小さい金属電極のパターンを形成する。

【0020】LEDは、例えばAIN、GaN、In N、及びこれらの混晶の窒化物半導体、或いはII-V I族化合物半導体により形成する。

【0021】その後、LED層を成長用の基板から剥離し、駆動回路が作り込まれたSi基板に、駆動回路出力パッドの中心と、LED陽極電極の中心が一致するように接着し、電気的にも接続を取る。或いは、LED層の成長が終わった基板をそのまま駆動回路が作り込まれたSi基板に、駆動回路出力パッドの中心と、LED陽極電極の中心が一致するように接着した後にLED層を成長した際の基板を剝離してもよい。

【0022】そして、LED層の陰極側から、各駆動回路に対応するサイズ、例えば10μmピッチ、8μm角の大きさに各LEDを分離し、溝部分を絶縁物で埋め込み、n型半導体側は透明電極で基板一面に共通電極を形成する。

【0023】その後、蛍光体を積層することでフルカラーの小型、高精細なディスプレイパネルを得ることができる

【0024】このような構成をとると、ディスプレイパネルは、小型、高精細だけではなく、SiのCMOS回路を同一パネルに集積できるため、ディスプレイパネル

にさまざまな電子回路を集積することができ、高機能な パネルを同時に実現できる。

#### [0025]

【実施例】以下、本発明の好適な実施例について図面を 参照して詳細に説明するが、本発明は本実施例に限られ ない。

【0026】図1~図5を用いて、本発明の実施例を説明する。

【0027】まず図2に示すように、Si基板201に 通常のCMOSプロセスを用いて、行選択タイミング発 10 生回路を含むロジック回路部202、画素駆動信号発生 回路を含むロジック回路部203、及び画素LEDの駆 動回路204を作り込んだ。駆動回路のピッチは10μ mピッチとし、1200行×1600列のマトリクス配 列とした。

【0028】駆動回路204の回路構成は図3に示す構成とした。図3において、初段のゲートはVCC310ーGND309間にPMOS305、NMOS304、NMOS303の三つのMOSトランジスタが接続されていて、行選択信号301がNMOS303に入力され、画素駆動信号302がPMOS305とNMOS304に入力される、出力はPMOS305のソース端からとり、これを次段のインバータ回路(VCC310ーGND309間に接続されたPMOS307とNMOS306で構成)に入力する。このような構成にすることにより、行選択された行が、面素駆動信号302により、出力パッド308の電位が制御され、この電極に接続されるLEDを駆動する。

【0029】画素の諧調はパルス駆動制御によって行う。駆動回路の出力は、各駆動回路の上部に同じピッチ 30 でパッド205として形成した。サイズは8 $\mu$ m角とした。パッド205部以外の表面はSiO2で覆った。

【0030】次に図4に示すように、LED層の形成を行った。図4において、別のSi基板(p型)401を陽極化成して、 $10\mu$ m程度の厚さのポーラスSi層402を作成した。続いて、この基板を水素ガス雰囲気中でアニールし、ポーラスSi層表面に3nmの厚さのSi単結晶層403を作成した。

【0031】この基板にRF-MBE法を用いて、窒化物半導体によるLED層の結晶成長を行った。Si基板 40 とGaN等の窒化物半導体の格子定数や熱膨張係数は大きく異なるため、通常は良質な結晶成長膜は得られにくい。しかし、Si基板に上記のようなポーラスSi層を導入するような構成にすると、このポーラス層で基板と成長層の間に発生する歪応力を緩和して、良質な成長層を得ることができる。

【0032】ここでは、ノンドープA1Nバッファ層4 04、n型GaN層405、n型A1GaNクラッド層 406、ノンドープA1GaInN活性層407、p型 A1GaNクラッド層408、p型GaNコンタクト層 50 409の順で順次積層した。n型のドーパントにはSiを、p型のドーパントにはMgを用いた。この工程で作成されたLEDの発光波長は360nmの紫外光であった

6

【0033】さらに、上記駆動回路の出力パッド205 と同じピッチ、同数の金属電極410を作成した。この電極の大きさは $7 \mu$ m角とした。電極以外の部分はSiOz 膜411で覆った。

【0034】次に、LED層とSi駆動回路部を接続してLEDディスプレイパネルを作製する。

【0035】先ず、図5(a)に示すように、LED基板400(図4参照)の陽極電極410の中心と、駆動回路が作り込まれたSi基板200(図2参照)の出力パッド205の中心を一致させて、これらの基板を加熱、加圧して張り合わせた。

【0036】次に、図5(b)に示すように、ポーラス Si402を選択的にエッチングすることで、LEDを 成長する際に用いたSi基板401を剥離した。

【0037】さらに、LED層を駆動回路のパターンと同じパターンでパターニングし、エッチングによりp型A1GaNクラッド層まで達する溝を作成した。そして、その溝を絶縁物で埋め込み、表面に残っているA1N層をエッチングし、n型GaNに透明電極で陰極のコンタクトをとった。透明電極は基板一面の共通電極とした。この工程を行った後のパネルの構成は、図1に示すような構成となる。尚、図1において、101はLEDを構成するp型半導体層、102はLEDを構成する活性層、103はLEDを構成するn型半導体層、104は絶縁膜、105は透明共通LED陰極電極である。

【0038】続いて、この上部に、紫外光を赤色、緑色、青色に変換する蛍光体を順次堆積し、パターニングした。4画素のうちの2画素を緑色に、残りの2画素を赤色、青色を発光する蛍光体を積層した。

【0039】本実施例ではLEDとして紫外光を発光するLEDを採用し、LED上に紫外光を吸収して青、緑、赤色の光を放射する蛍光体を積層したが、これに限るものではなく、LEDとして青色を発光するLEDを採用し、LED上に青色光を吸収して緑、赤色の光を放射する蛍光体を積層してもよい。

【0040】以上の工程により、駆動回路および周辺回路が集積された小型、高精細のLEDディスプレイパネルを作成することができた。

#### [0041]

【発明の効果】以上説明したように、本発明によれば、Si基板に作り込まれたLED駆動回路及び信号処理回路等の周辺回路をLED画案と一体化してオンチップ化することができ、小型、髙精細で、かつ髙機能なLEDディスプレイパネルを実現することができる。

#### 【図面の簡単な説明】

【図1】本発明の実施例に係るLEDディスプレイパネ

ルにおける断面構成を示す概略図である。

【図2】本発明の実施例に係るLEDディスプレイパネルにおける駆動回路部分の構成を示す概略図である。

【図3】本発明の実施例に係るLEDディスプレイパネルにおける駆動回路部を示す回路図である。

【図4】本発明の実施例におけるLED層の成長工程を示す概略図である。


【図5】本発明の実施例におけるLED層とSi駆動回路部とを接続してLEDディスプレイパネルを作成する工程を示す概略図である。


#### 【符号の説明】


- 101 LEDを構成するp型半導体層
- 102 LEDを構成する活性層
- 103 LEDを構成するn型半導体層
- 104 絶縁膜
- 105 透明共通LED陰極電極
- 200 LED駆動回路等が形成されたSi基板
- 201 Si基板
- 202 行選択信号発生回路及び周辺回路部
- 203 LED信号発生回路及び周辺回路部
- 204 LED駆動回路部
- 205 LED駆動回路の出力パッド


- 301 行選択信号
- 302 画素駆動信号
- 303, 304, 306 NMOS
- 305, 307 PMOS
- 308 LED駆動回路の出力パッド
- 309 GND
- 310 VCC
- 400 LED層が形成されたSi基板
- 401 LED層成長用Si基板
- no 402 ポーラスSi層
  - 403 単結晶Si層
  - 404 AINバッファー層
  - 405 n型GaN層
  - 406 n型AlGaN層
  - 407 AlGaInN活性層
  - 408 p型AlGaN層
  - 409 p型GaN層
  - 410 LED陽極電極
  - 411 SiO2層
- o 501 SiO2層
  - 502 LED駆動回路出力パッドとLED陽極電極が接続された金属層

【図1】









フロントページの続き

H 0 1 L 33/00

FΙ

テーマコード(参考)

Fターム(参考) 5C094 AA05 AA15 BA23 HA08

5F041 AA12 BB03 BB26 BB33 CA04

CA33 CA34 CA40 CA88 CB22

DA12 DC07 DC26 EE25 FF06